本文參考資料:
飛騰5.10核心原始碼
飛騰E2000乙太網驅動註冊和使用簡介
飛騰騰瓏E2000軟體程式設計手冊V0.6.pdf
YT8521S初始化設定相關ver2.1.pdf
YT8521SH-CA_YT8521SC-CA_Datasheet_v1.02.pdf
phy-mode
為MAC晶片與PHY晶片物理層的連線方式,這涉及到真實的物理連線方式,本文所用的硬體採用rgmii模式。
注:rgmii模式下,tx clk由mac提供,rx clK由phy提供。
macb0: ethernet@3200c000 {
compatible = "cdns,phytium-gem-1.0";
reg = <0x0 0x3200c000 0x0 0x2000>;
interrupts = <GIC_SPI 55 IRQ_TYPE_LEVEL_HIGH>,
<GIC_SPI 56 IRQ_TYPE_LEVEL_HIGH>,
...
<GIC_SPI 30 IRQ_TYPE_LEVEL_HIGH>,
<GIC_SPI 31 IRQ_TYPE_LEVEL_HIGH>;
clock-names = "pclk", "hclk", "tx_clk", "tsu_clk";
clocks = <&sysclk_250mhz>, <&sysclk_48mhz>, <&sysclk_48mhz>, <&sysclk_250mhz>;
magic-packet;
status = "okay";
phy-mode = "rgmii";
use-mii;
};
飛騰5.10 macb驅動無法直接替換麒麟5.4 macb驅動,因此需要進行手動移植。
根據裝置樹知道硬體通過cdns,phytium-gem-1.0
進行匹配,因此需要在macb_dt_ids
中新增cdns,phytium-gem-1.0
條目,並將phytium_gem1p0_config
移植到麒麟5.4核心中。
drivers/net/ethernet/cadence/macb_main.c:
static const struct macb_config phytium_gem1p0_config = {
.caps = MACB_CAPS_GIGABIT_MODE_AVAILABLE |
MACB_CAPS_JUMBO |
MACB_CAPS_GEM_HAS_PTP |
MACB_CAPS_BD_RD_PREFETCH |
MACB_CAPS_SEL_CLK,
.dma_burst_length = 16,
.clk_init = phytium_clk_init,
.init = phytium_init,
.jumbo_max_len = 16360,
.sel_clk_hw = phytium_gem1p0_sel_clk,
};
static const struct of_device_id macb_dt_ids[] = {
...
{ .compatible = "cdns,phytium-gem-1.0", .data = &phytium_gem1p0_config },
...
}
由於麒麟5.4 macb驅動與飛騰5.10 macb驅動有所差別,僅移植以上部分還不夠。
根據phytium_gem1p0_config
的定義,其中包含了.sel_clk_hw = phytium_gem1p0_sel_clk
,但在麒麟5.4 macb驅動中並未定義和使用phytium_gem1p0_sel_clk
函數。
檢視飛騰5.10核心phytium_gem1p0_sel_clk
函數實現及呼叫,發現當caps & MACB_CAPS_SEL_CLK
成立時該函數才會被呼叫,並且在麒麟5.4核心中存在功能等價的替代函數phytium_gem_sel_clk
,該替代函數只有caps & MACB_CAPS_SEL_CLK_HW
成立時才被呼叫。
飛騰5.10
drivers/net/ethernet/cadence/macb_main.c:
static void macb_mac_link_up(struct phylink_config *config,
struct phy_device *phy,
unsigned int mode, phy_interface_t interface,
int speed, int duplex,
bool tx_pause, bool rx_pause)
{
... ...
if (bp->caps & MACB_CAPS_SEL_CLK)
bp->sel_clk_hw(bp, speed);
... ...
}
麒麟5.4
static void macb_handle_link_change(struct net_device *dev)
{
... ...
if (bp->caps & MACB_CAPS_SEL_CLK_HW)
phytium_gem_sel_clk(bp);
... ...
}
綜上,最終驅動的移植方案是使用phytium_gem_sel_clk + MACB_CAPS_SEL_CLK_HW
替代phytium_gem1p0_sel_clk + MACB_CAPS_SEL_CLK
如下:
drivers/net/ethernet/cadence/macb_main.c:
static const struct macb_config phytium_gem1p0_config = {
.caps = MACB_CAPS_GIGABIT_MODE_AVAILABLE |
MACB_CAPS_JUMBO |
MACB_CAPS_GEM_HAS_PTP |
MACB_CAPS_BD_RD_PREFETCH |
MACB_CAPS_SEL_CLK_HW,
.dma_burst_length = 16,
.clk_init = phytium_clk_init,
.init = phytium_init,
.jumbo_max_len = 16360,
//.sel_clk_hw = phytium_gem1p0_sel_clk,
};
static const struct of_device_id macb_dt_ids[] = {
...
{ .compatible = "cdns,phytium-gem-1.0", .data = &phytium_gem1p0_config },
...
}
macb驅動移植成功之後,網路順利UP,但無法ping通.
netstat -i
可以看到存在RX-OK、TX-OK計數,並且計數正常累加。這裡基本可以說明MAC層收發是正常的。
利用tcpdump
抓包發現,雖然TX-OK正常累加,但對端陪測機無法抓到被測機所發的任何封包,被測機能抓到陪測機發的封包,基本確定網路只能收不能發。
飛騰騰瓏E2000軟體程式設計手冊V0.6.pdf中,乙太網基地址如下:
在0x00 network_control暫存器中bit1為本地環回暫存器,將該bit位置1。
devmem2 $((0x32010000+0x00)) h #讀0x00暫存器的值
0x1c
devmem2 $((0x32010000+0x00)) h 0x1e #寫0x00暫存器,將bit1置1.
進行ping環回抓包測試,測試通過,排除MAC層異常。
phy的工作模式和電壓與硬體強相關,可以通過讀取0xa001擴充套件設定暫存器,確認phy工作模式與實際物理連線是否一致。
root@kylin:/opt/phytool# ./phytool write eth1/0x0/0x1e 0xa001 && ./phytool eth1/0x0/0x1f
ieee-phy: reg:0x1f val:0x8140
0xa001暫存器的值為0x8140,因此phy的工作模式設定為UTP_TO_RGMII,電壓為3.3v。
在YT8521SH-CA_YT8521SC-CA_Datasheet_v1.02.pdf中PHY環回暫存器中,0x00基本控制暫存器bit14位元是環回使能位。
需要說明的是在進行環回測試時,需要將PHY Autonet_En關閉,否則網口無法UP。
./phytool write eth1/0x0/0x00 0x4140
./phytool eth1/0x0/0x00
這裡phy 環回測試未通過,可以確定PHY未將資料傳送出去,問題在PHY層傳送方向。
RGMII模式下,MAC負責提供TX時鐘,PHY提供RX時鐘。通過macb驅動確認1000M頻寬下tx時脈頻率為125MHz,確認時脈頻率正常。
drivers/net/ethernet/cadence/macb_main.c:
static void macb_set_tx_clk(struct clk *clk, int speed, struct net_device *dev)
{
... ...
switch (speed) {
... ...
case SPEED_1000:
rate = 125000000;
break;
default:
return;
}
rate_rounded = clk_round_rate(clk, rate);
if (rate_rounded < 0)
return;
/* RGMII allows 50 ppm frequency error. Test and warn if this limit
* is not satisfied.
*/
ferr = abs(rate_rounded - rate);
ferr = DIV_ROUND_UP(ferr, rate / 100000);
if (ferr > 5)
netdev_warn(dev, "unable to generate target frequency: %ld Hz\n",
rate);
if (clk_set_rate(clk, rate_rounded))
netdev_err(dev, "adjusting tx_clk failed.\n");
}
檢視tx clk delay,讀取0xa003暫存器,千兆頻寬tx clk delay時延由bit3:0提供。
root@kylin:/opt/phytool# ./phytool write eth1/0x0/0x1e 0xa003 && ./phytool eth1/0x0/0x1f
ieee-phy: reg:0x1f val:0x00f1
0xa003 bit3:0 預設為1,時延150ps,根據YT8521S初始化設定相關ver2.1.pdf資料,業內預設rgmii模式下tx clk delay預設為750ps。
修改0xa003暫存器為750ps,千兆依然不通,從150ps增加到450ps時,可以ping通,但存在丟包的情況,繼續增加時延到1200ps(8*150ps)時,可以ping通,ping未看到丟包,千兆頻寬測試正常。
./phytool write eth1/0x0/0x1e 0xa003
./phytool write eth1/0x0/0x1f 0x00f8
附:
時鐘精度(Frequency Tolerance):時鐘精度一般是25℃下測量額時鐘相對於標準頻率的偏差,單位ppm(百萬分之一),例如測得精度為±15ppm,時脈頻率為25MHz,週期為1/25MHz=40ns,精度偏差為40ns×(±15/1000000)=0.6ps
時鐘溫漂(Frequency versus Temperature Characteristics):由於晶振材料和工藝限制,致使時鐘在不同的溫度下精度會有較大偏差,單位也為ppm。例如溫漂為±100ppm,時脈頻率為25MHz,週期為1/25MHz=40ns,精度偏差為40ns×(±100/1000000)=4ps
時鐘抖動(Jitter):晶振源固有的噪聲和干擾通常會帶來時鐘訊號的週期性偏差。單位一般為ps
本文來自部落格園,作者:StepForwards,轉載請註明原文連結:https://www.cnblogs.com/forwards/p/17864696.html