STM32MP157系列教學連載-硬體設計篇2：STM32MP1微處理器之電源篇

STM32MP157系列教學連載-硬體設計篇2：STM32MP1微處理器之電源篇

一、官網資料下載
官網是獲取設計資料與技術支援的最好途徑。ST官網為使用者提供了STM32MP1系列處理器的詳細設計資料（資料手冊、參考手冊、設計參考檔案）與參考電路板（DK板與EV板），用於產品設計參考：
官網首頁

進入官方後，選擇產品->微控制器->STM32 Arm Cortex MPUs(點選) 進入STM32MP1系列處理器介面，並點選產品選擇器一欄。

在篩選器的封裝一欄選擇LFBGA448。大約做一下說明，STM32MP1現在包含3條產品線，4種不同封裝，並支援可選的安全效能（安全啟動與硬體加密）。總結下來STM32MP157系列的資源最多，支援4種不同封裝，雙核Cortex-A7+單核Cortex-M4架構，支援3D GPU、MIPI-DSI與升級版的CAN匯流排，同時也意味著晶片成本更高（有失有得）。STM32MP153系列支援4種不同封裝，雙核Cortex-A7+單核Cortex-M4架構，不支援3D GPU與MIPI-DSI，支援升級版的CAN匯流排。STM32MP151系列支援4種不同封裝，單核Cortex-A7+單核Cortex-M4架構，成本最低。在其它方面，均支援SDRAM、Timers、SPI、I2C、USART/UART、SAI、USB、SDMMC、FMC、HDMI-CEC、QuadSPI、Gigabit Ethernet、 10/100M Ethernet、24bit Parallel interface、14 bit Camera interface、DFSDM、16 bit synchronized ADC、12 bit DAC外設資源。3條產品線，4種不同封裝以及豐富的外設，使使用者能夠在效能與成本之間找到平衡點，以應對當前複雜的需求以面向不同應用場景。







下拉產品條目，選擇STM32MP157A（FS-MP1A開發板搭載的型號），點選左側箭頭展開，點選開啟產品頁面按鈕。

在跳轉後的頁面點選資源一欄，使用者可以根據實際需求下載STM32MP157A/D的資料，資料如下所示：






以上檔案根據實際設計需求進行下載，需要注意的是設計人員需要不定時更新一下勘誤手冊或其它重要設計檔案，作為一款新推出的處理器，隨著使用者的增多，官方會逐漸的更新一些晶片BUG，並給出了應對方式，需要我們在設計、偵錯與使用中避開BUG。

之後進行DK與EV參考板相關設計資料下載，回到當前頁面的頂部，點選工具與軟體欄，下拉頁面找到評估工具。

官方給出的評估板主要分為DK板與EV板，DK板採用的處理為STM32MP157A/C系列，封裝TFBGA361，配備1顆512MB（25616）的DDR3L，無eMMC儲存，採用整合電源管理晶片（STPMIC1），板載WiFi/BLE模組，介面包含HDMI、千兆乙太網、音訊、USB、MIPI-DSI、SD記憶卡等；EV板採用的處理器為STM32MP157A/C系列，封裝LFBGA448，配備2顆512MB（25616）的DDR3L，拓撲結構採用fly-by，配備eMMC以及NAND儲存，採用整合電源管理晶片（STPMIC1），包含SD記憶卡、USB、串列埠、音訊、千兆乙太網、攝像頭、MIPI-DSI、RGB LCD等介面。

點選相應的產品型號後，頁面跳轉後，進入資源下載欄即可下載相應板子資料，建議使用者下載STM32MP157C-DK2/ STM32MP157C-EV1以及STM32MP157F-EV1三個評估板的資料即可，STM32MP157A-DK1/ STM32MP157A-EV1跟其它3個評估板，相同產品僅處理器差異（Basic security，without Secure boot and cryptography hardware）。

二、處理器電源設計
本章主要講解分立元件電源設計方案，採用FS-MP1A開發板作為設計講解平臺，用到的檔案資源主要有3個（可在上文ST官網或意法半導體stm32中國官網下載，此部分講解以官方檔案翻譯與參考設計為主，如翻譯或理解有誤，請以官方檔案為主）：

• AN5031（Application note）-Getting started with STM32MP151, STM32MP153
  and STM32MP157 line hardware development

• AN5256（Application note）- STM32MP151, STM32MP153 and STM32MP157
  discrete power supply hardware integration

• FS-MP1A開發板原理圖（意法半導體stm32中國官網）

2.1 電源方案簡介

1.埠(IOport)電壓（VDD）範圍為1.71 V~3.6 V。

2.核心(VDDCORE)電壓範圍為1.18 V~1.25 V。

3.USB(VDD3V3_USBHS/VDD3V3_USBFS)電壓範圍為3.07 ~3.6 V。

4.內部調整器被用於內部模組（注意:內部調整器不能用於外部元件）

• DSI regulator產生1.2V電源, 通過VDD1V2_DSI_REG引腳輸出,用於內部DSI
  PLL和VDD1V2_DSI_PHY引腳，範圍為1.15 V~1.26 V。
• 1V8 regulator產生1.8V電源，通過VDDA1V8_REG引腳輸出,可用於內部USB HS
  PHY和供給VDDA1V8_DSI引腳。
• 1V1regulator產生1.1V電源，用於內部USB HS PHY，外部VDD1V1_REG引腳需要增加去耦電容。
• 當BYPASS_REG1V8 = VDD時，必須由外部提供VDDA1V8_REG。在這種情況下，工作電壓範圍是1.65 V~1.95 V。

5.實時時鐘(RTC)和備份暫存器可以從VBAT電壓供電，當主VDD電源關閉。內部電源會在VBAT和VDD之間自動切換（VSW域），也用於供應PI8,PC13, PC14, PC15管腳。

• VBAT電壓範圍為1.20 V~3.6 V。
• 當VDD電壓大於VBAT電壓時，通過VBAT引腳將為外部備份電壓器件(超級電容器)提供一個小的充電電流。

2.2 ADC和DAC轉換器獨立電源和參考電壓
在電路板上給ADC、DAC與參考電壓提供一個經過過濾與噪聲遮蔽的獨立電源，可以提高轉換精度與動態範圍。

模擬工作電壓（VDDA）的範圍為1.71 V~3.6 V （當VDDA大於或等於1.8 V時，DAC轉換器才能夠被使用）。

• 通過VDDA引腳為ADC/DAC/VREFBUF電壓提供輸入。
• 通過VSSA引腳提供一個隔離的電源接地連線。
• 通常情況下，VSSA引腳應該外部連線到相同的供應地VSS。

外部VREF：通過VREF+引腳可以提供給ADC/DAC轉換器一個單獨的外部參考電源，要求參考電源範圍為1.62 V~VDDA，DAC正常工作需要VREF+的電壓高於1.8V。

內部VREF：通過VREFBUF（Reference manual中的Voltage reference buffer (VREFBUF)一章）可以使能內部參考電壓。

• VREF+引腳電壓可設定為1.5 V、1.8 V、2.048 V和2.5 V。
• VREF+上的參考電壓也可用於外部使用（例如模擬比較器的參考電壓）。

注意:VREFBUF要求VDDA等於或高於VREF+ + 0.3V。

警告:當可用時(取決於封裝)，VREF -引腳必須從外部連線到VSSA。

ADC模擬輸入開關的升壓：ADC輸入通過模擬開關複用，當VDDA電源低於2.7 V時，模擬開關的效能降低。為了獲得最大的ADC模擬效能，可以為模擬開關提供VDD(如果高於2.7 V)或來自於VDDA的嵌入式3.3 V升壓器，通過SYSCFG_PMCR暫存器完成相關設定。

2.3 電池備份

為了保留備份暫存器、BKPSRAM和RETRAM的內容，當VDD關閉時，VBAT引腳可以連線到由電池或其他電源提供的備用電源。

VBAT引腳也為RTC單元供電，允許RTC即使在主數位電源(VDD)關閉時也能工作。VBAT電源的開關由復位塊內嵌的電源關閉復位(PDR)電路控制。

如果在應用程式中沒有使用外部電池，則需要從外部連線VBAT到VDD。

2.4 電壓調整器

如果BYPASS_REG1V8引腳連線VSS, 1.8V的LDO(用於USB和DSI)在上電覆位後被使能。它不受LP-Stop/LPLV-Stop模式的影響，但在進入待機模式後被禁用。

1.1V的LDO(用於USB)在上電覆位後被使能。它不受LP-Stop/LPLV-Stop止模式的影響，但在進入待機模式後被禁用。

1.2V的LDO(用於DSI)在系統復位後被禁用，在使用DSI之前必須通過軟體使能。它不受LP-Stop/LPLV-Stop模式的影響，但在進入待機模式後被禁用。

注:除非特別說明，內部電壓調整器不能用於外部元件供電。

2.5 電源供應方案

電路需要多種電源供應：

1.在待機模式下，IOs和內部裝置的電源由VDD提供。有用的電壓範圍為1.71 V~3.6 V(例如:1.8 V, 2.5 V, 3.0 V或3.3 V)。

• 這些電源在外部必須連線去耦電容(詳見表4)。
• VDD_DSI, VDD_PLL和VDD_ANA必須連線到VDD。

2.VDDCORE是主要的數位電壓，在待機模式下可以關斷。執行模式下的電壓範圍為1.18V至1.25/1.38V(典型值1.2/1.34V)。

• 該電源在外部必須連線去耦電容(詳見表4)。
• 通過PWR_ON訊號(例如STPMIC1、外部電源管理IC)或PWR_LP訊號(分立電源設計元件)，在特定的停止模式(LPLV_Stop)下可以進一步降低VDDCORE。

3.VBAT引腳可連線外部電池(1.2V<VBAT<3.6V)。

• 如果使用RETRAM，VBAT最小為1.4V。
• 如果應用不支援備份電池，建議將此引腳連線到VDD。
• 如果應用支援備用電池，建議在VBAT和VSS之間增加一個100nF的陶瓷去耦電容。
• 如果應用程式在VBAT上使用超級電容器，則不需要額外的去耦電容。

4.VDDA引腳是模擬(ADC/DAC/VREFBUF)電源，外部必須連線去耦電容(見表4)。

5.VREF+引腳可以連線到VDDA並由外部電源供電。如果在VREF+採用個獨立的內部或外部參考電壓，則必須在該引腳和VREF-之間連線一個去耦電容(見表4)。請參閱第2.2節。可以採取其它預防措施來過濾模擬噪聲。

• VDDA可以通過電感濾波器連線到VDD。

6.VDDQ_DDR是DDR的IO電源，外部必須連線去耦電容(見表4)。

• 採用DDR3記憶體的電壓範圍為1.425 V~1.575 V (典型值1.5V)。
• 採用DDR3L記憶體的電壓範圍為1.283V~1.45 V (典型值1.35 V)。
• 採用LPDDR2/LPDDR3記憶體的電壓範圍為1.14 V~1.3 V (典型值1.2V)。

7.VDDA1V2_DSI_REG引腳是內部穩壓器輸出，外部必須連線去耦電容(見表4)。

• VDDA1V2_DSI_REG內部連線到DSI PLL。

8.VDDA1V2_DSI_PHY是模擬DSI PHY電源。電壓範圍為1.15V~1.26V(典型值1.2V)。

• VDDA1V2_DSI_PHY應該連線到VDDA1V2_DSI_REG。

9.VDD3V3_USBHS和VDD3V3_USBFS分別是USB高速和全速PHY電源。電壓範圍為3.07 V~3.6 V。外部必須連線去耦電容(見表4)。

• VDD3V3_USBFS用於提供OTG_VBUS和OTG_ID
  (PA10)引腳。因此，在使用USB高速雙角色埠或USB高速裝置時，還必須提供VDD3V3_USBFS。如果不使用，應連線到VDD。

10.VDDA1V8_REG引腳是內部穩壓器的輸出，外部必須連線去耦電容(見表4)。

• VDDA1V8_REG內部連線到USB PHY和USB PLL。
• 內部VDDA1V8_REG調節器預設使能，可以通過軟體控制，待機模式下被禁用。

可通過BYPASS_REG1V8引腳對1.8V電壓調整器進行設定，連線到VSS或VDD來啟用或停用電壓調整器。當VDD低於2.25 V時，1.8V調節器被強制旁路。

• BYPASS_REG1V8引腳連線到 VDD時，VDDA1V8_REG引腳應該連線到VDD(如果低於1.98V)或專用的1.65 V-1.98V電源(典型值1.8V)。
• BYPASS_REG1V8引腳連線到VSS時。VDD必須高於2.25 V，以允許1.8 V電壓調節器正常執行。

11.VDDA1V8_DSI是模擬DSI電源。電壓範圍為1.6 V~1.98V(典型值1.8 V)。應連線到VDDA1V8_REG，外部必須連線去耦電容(見表4)。

12.VDDA1V1_REG引腳是內部穩壓器的輸出，外部必須連線去耦電容(見表4)，電壓範圍為1.045 V~1.155 V(典型值1.1V)。

• VDDA1V1_REG內部連線到USB PHY。
• 內部VDDA1V1_REG調節器預設使能，可以通過軟體控制，待機模式下被禁用。

警告:上電時。必須保證VDDA1V8_REG在VDD3V3_USBHS之前存在，否則可能導致處理器永久性損壞。必須確保PMIC或分立電源設計元件的上電順序。

注意:所有的電源地(VSS、VSS_ANA、VSS_PLL、VSS_USBHS、VSS_DSI、VSSA和VREF-)通過電源平面連線在一起（完整接地平面）。

2.6 採用3.3 V I/Os與DDR3L的分立電源設計參考方案

參考範例的IOs電平為3.3V，採用低成本的DDR3L，支援睡眠/停止/待機模式，在DDR3L上保留了LP-Stop和低功耗待機模式。


輸入電壓：應用範例採用5V(典型的)直流電壓源(VIN)供電，範圍為4.0V~5.5 V。僅使用以下DC/DC降壓轉換器:

• 線性穩壓器(LDOs)
• 非隔離的降壓SMPS（Switching Mode Power Supply）。

FS-MP1A開發板的電源採用分立元件組建而成，輸入範圍為4.5V~5.5 V,輸入部分如下所示：

Q1、U1、R5、R7、C13組成單向供電電路，避免開發板採用USB OTG與電源介面卡同時供電時產生的灌電。

SYS_3V3由MP2143DJ-LF-Z(3A,1.2MHz，40μA IQ，COT同步降壓轉換器)產生，可以提供最大3A連續電流，用於STM32MP157處理器的埠與外設供電。

DDR_1V35由RT8059GJ5(1.5MHz，1A，高效率PWM降壓DC/DC轉換器)產生，可以最大提供1A連續電流，用於STM32MP157處理器DDR部分的電源供給。

SYS_1V2由RT8097CHGB (1MHz, 2A, CMCOT同步降壓轉換器)產生，可以最大提供2A連續電流，用於STM32MP157處理器核心部分的電源供給。

USB部分需要保證VDDA1V8_REG在VDD3V3_USBHS的上電順序，VDDA1V8_REG通過控制外部MOS管開關電路保證上電順序。

通過PWR_ON引腳控制部分外設能夠在待機與停止模式下關斷電源，以降低功率損耗。

處理器部分的電源供給根據前文中的講解進行連線即可實現，STM32MP1微處理器之電源篇就寫到這裡為止了，文中有翻譯不準確或有誤的地方，可以在論壇中提出以便修改，出現歧義的地方請參考官方檔案。STM32MP1處理器其它外設部分的電源供給會在相應的外設部分進行講解。

南風
2020.09.03